就在启明芯的最高决策层为如何有效利用汹涌而来的现金流而进行战略擘画的同时，公司内部那支肩负着“核武器”研发重任的“盘古”eda团队，再次传来了令人振奋的突破性进展！这一次，他们攻克的目标，是比布局布线（p&r）更靠前、同样被视为eda流程“三大支柱”之一的核心环节——逻辑综合（logic synthesis）。
逻辑综合，是将芯片设计工程师用硬件描述语言（如verilog或vhdl）编写的、描述电路逻辑功能的rtl（寄存器传输级）代码，自动地、优化地转换为由与门、非门、或门、触发器等基本逻辑单元（standard cells）组成的门级网表（gate-level list）的过程。这个过程的质量，直接决定了最终芯片的性能（速度）、功耗和面积（成本）——也就是业界常说的ppa（perforance, power, area）。长期以来，逻辑综合市场几乎被synopsys公司的旗舰产品design piler（dc）所垄断，其技术壁垒之高，算法之复杂，令无数试图挑战者望而却步。
然而，李志远和他的“盘古”团队，在成功突破p&r引擎之后，并未满足于现状。在林轩“必须掌握全流程核心工具”的战略指引和充足资源支持下，他们迅速将下一个主攻方向，锁定在了逻辑综合这一同样关键的领域。为此，团队内部专门成立了一个由那位从synopsys挖来的资深架构师领衔、并配备了多位在布尔逻辑优化、技术映射、时序分析等方面有深厚积累的博士和工程师组成的“逻辑综合攻坚小组”。他们为这个新的引擎，起了一个同样富有神话色彩的代号——“女娲”（nuwa），寓意着如同女娲造人般，将抽象的逻辑代码“创造”为具体的门级电路结构。
“女娲”引擎的研发，挑战甚至比p&r更大。它不仅需要处理极其复杂的布尔代数运算和图论算法（用于逻辑优化和技术映射），还需要与工艺库（technology library，包含了标准单元的物理和时序信息）紧密结合，并且要能够准确地预测和优化电路的时序（需要内置一个高效的静态时序分析引擎）。
林轩再次发挥了他“先知”般的作用。他不